目前分類：IC design (4)
- Feb 10 Sat 2007 21:10
多功能 LFSR
- Oct 05 Thu 2006 20:48
跨越不同的 clock domain
當 clock domain A 產生資料要交給 clock domain B 時, 我們以前常用的技巧如附圖。clock domain A 產生一個 Ready_pulse, 於是 Flag 會變成 High。
- Jun 30 Fri 2006 18:26
看似微不足道的reset
reset 看似簡單無比: 當 reset 停止時, 暫存器開始啟動。
然而, 如果規劃不當, 只要有任何的機率發生 reset 不完全: 某些暫存器沒有在同一個週期内開始啟動, 那整個電路設計就會失敗。
- Jun 27 Tue 2006 22:59
Metastable
當暫存器 A 敲入非同步的輸入時, 在 set-up time 或 hold time 不滿足的情況下, 有可能在輸出端 QA 得到短暫的不穩定的輸出, 稱之為 metastable。
